


استفاده از ماشین حساب مهندسی مجاز است

۱- در مدار شکل زیر اگر $V_i = 26V$ باشد، ولتاژ خروجی V_o چند ولت خواهد بود؟ (دیود ایده آل فرض شود)




۰ . ۴

۲۵ . ۳

۲۰ . ۲

۲۶ . ۱

۴- شکل زیر ساختار چه عنصری را نشان می دهد؟




۴. ترانزیستور دوقطبی

۳. ترانزیستور PMOS

۲. ترانزیستور NMOS

۱. دیود PN

۳- در مدار شکل زیر، اگر یکی از ورودی ها زمین باشد، ولتاژ بیس ترانزیستور چقدر می شود؟ ($V_{DOn}=0.7V$)



۰ . ۴

۰.۷V . ۳

-0.7V . ۲

1.4V . ۱

۴- در میان خانواده های منطقی کدام یک بالاترین سرعت را دارد؟

ECL .۴

CMOS .۳

TTL .۲

GaAs .۱

۵- علت استفاده از طبقه توتم پل در گیت TTL چیست؟


۲. افزایش سرعت

۱. تغییر سطح ولتاژ

۴. جلوگیری از به اشباع رفتن ترانزیستورها

۳. تولید دو خروجی مکمل

۶- در مدار شکل زیر ولتاژ V_{GS} چقدر است؟ (فرض کنید $V_t=1V$ و $K_n/2=0.5mA/V^2$ و از اثر مدوله سازی طول کانال صرف نظر کنید)



3V .۴

2V .۳

5V .۲

1V .۱

۷- مرز بین انواع مختلف مدارهای منطقی بر مبنای است. مثلا از ۱ تا ۱۰ گیت ، از ۱۰ تا ۱۰۰ گیت می باشد.

۱. تعداد گیت های منطقی مشابه روی تراشه، SSI ، LSI ،

۲. تعداد گیت های منطقی غیر مشابه روی تراشه، LSI , SSI


۳. تعداد گیت های منطقی مشابه روی تراشه ، MSI ، SSI

۴. تعداد گیت های منطقی غیر مشابه روی تراشه، MSI , SSI

تعداد سوالات: تستی: ۳۰ تشریحی: ۰

عنوان درس: مبانی الکترونیک دیجیتال

رشته تحصیلی/گد درس: مهندسی فناوری اطلاعات، مهندسی فناوری اطلاعات (چندبخشی) ۱۵۱۱۰۰۵



- ۸- شکل زیر نماد مداری کدام ترانزیستور را نشان می دهد؟

۴. PMOS افزایشی

۳. PMOS کاهشی

۲. NMOS افزایشی

۱. NMOS کاهشی

- ۹- خانواده منطقی TTL و است و خانواده منطقی BICMOS شامل ترکیبی از و BJT می باشد.


۴. NMOS,ECL

۳. NMOS,DTL

۲. CMOS, DTL

۱. CMOS,ECL

- ۱۰- مدار شکل زیر مانند چه گیتی عمل می کند؟



۴. OR

۳. NAND

۲. AND

۱. NOR

- ۱۱- علت استفاده از دیودهای شاتکی در خانواده TTL چیست؟

۴. افزایش جریان

۳. افزایش زمان تاخیر

۲. افزایش افت ولتاژ

۱. افزایش سرعت

- ۱۲- برای مقایسه خانواده گیت های منطقی از چه پارامتری استفاده می شود؟

۴. P_D/t_P

۳. $P_D \cdot t_P$

۲. P_D

۱. t_p

۱۳- در قسمت هایی از سیستم دیجیتال که سرعت مورد نیاز باشد می تواند استفاده شود.

۴. بالا، ECL

۳. پایین، CMOS

۲. بالا، CMOS

۱. پایین، ECL

۱۴- خانواده های منطقی مختلف در حالت کلی متفاوتی دارند، بنابراین یک باید بین دو تراشه قرار گیرد.

۲. تراز انرژی، مدار واسط

۴. سطوح منطقی، مدار بافر

۱. سطوح منطقی، مدار واسط

۳. تراز انرژی، مدار بافر

۱۵- مهمترین و رایج ترین تکنولوژی موجود در دنیای دیجیتال که بیشترین میزان استفاده را دارد کدام تکنولوژی است؟

BICMOS ۴.

NMOS ۳.

CMOS ۲.


MOSFET ۱.

۱۶- اولین گیت منطقی در چه سالی و بر پایه چه عنصری ارائه شد؟

۱. در سال ۱۹۴۹ و بر پایه ترانزیستورهای دوقطبی

۴. در سال ۱۹۵۶ و بر پایه ترانزیستورهای شاتکی

۱۷- در مدار زیر، اگر ولتاژ ورودی V_{in} بین ۰.۷۷V- ۱.۵۸V بین



CMOS به TTL ۴.

TTL به ECL ۳.

ECL به CMOS ۲.

CMOS به ECL ۱.

۱۸- اگر در NAND دو ورودی نوع DTL هر دو ورودی در سطح بالا باشند، β ترانزیستور Q چقدر است؟

۲,۳ . ۴

۱,۵ . ۳

۳ . ۲

۱,۷ . ۱

-۱۹ حاشیه های امنیت نویز در TTL استاندارد با مقادیر داده شده زیر چقدر است؟ $V_{IH}=2\text{ Volt}$, $V_{IL}=0.8\text{ Volt}$

$$V_{OH}=2.4\text{ Volt}, V_{OL}=0.4\text{ Volt}.$$

$NM_H=0.4\text{ Volt}$, $NM_L=0.4\text{ Volt}$.۲

$NM_H=0.4\text{ Volt}$, $NM_L=1.6\text{ Volt}$.۱

$NM_H=1.6\text{ Volt}$, $NM_L=1.6\text{ Volt}$.۴

$NM_H=1.6\text{ Volt}$, $NM_L=0.4\text{ Volt}$.۳

-۲۰ توان مصرفی در یک گیت RTL پایه در حالتی که یک بار به خروجی آن وصل شده باشد چقدر است؟

. $V_{BE(sat)}=0.8\text{ Volt}$ و $V_{CE(sat)}=0.2\text{ Volt}$, $\beta_F=25$, $R_B=10\text{ K}$, $R_C=1\text{ K}$, $V_{CC}=5\text{ Volt}$ فرض کنید

۱۴.۲۲mW .۴

۱۲.۹۶mW .۳

10mW .۲

11.۹۴mW .۱

-۲۱ توان مصرفی در یک گیت RTL پایه در حالت بدون بار چقدر است؟

. $V_{BE(sat)}=0.8\text{ Volt}$ و $V_{CE(sat)}=0.2\text{ Volt}$, $\beta_F=25$, $R_B=10\text{ K}$, $R_C=1\text{ K}$, $V_{CC}=5\text{ Volt}$ فرض کنید

30mW .۴

12mW .۳

24mW .۲

10mW .۱

-۲۲ ماکریم ظرفیت خروجی را برای یک گیت RTL با $R_B=10\text{ K}$ و $R_C=1\text{ K}$ و $V_{CC}=5\text{ Volt}$ چقدر است؟

۶ .۴

۸ .۳

۱۲ .۲

۱۰ .۱

-۲۳ اگر در NAND دو ورودی نوع DTL هر دو ورودی در سطح بالا باشند، جریان بیس ترانزیستور Q چقدر است؟

0.31mA .۴


0.6mA .۳

0.41mA .۲

0.21mA .۱

-۲۴ در مدار داده شده ولتاژ $0.1volt$ است. مقاومت بین درین و سورس در نقطه کار چقدر است؟

$V_{DD}=5\text{ Volt}$, $K_n=0.5\text{ mA/V}^2$ و $V_t=1\text{ volt}$ فرض کنید



$r_{ds} = 50\Omega$.۴

$r_{ds} = 75\Omega$.۳

$r_{ds} = 215\Omega$.۲

$r_{ds} = 235\Omega$.۱

- ۶۵- مقدار جریان خروجی گیت تحریک کننده در حالت بالا 71.4mA ، مقدار جریان خروجی گیت تحریک کننده در حالت پایین 54.3mA ، مقدار جریان ورودی گیت تحریک شونده در حالت بالا 98.9mA و مقدار جریان ورودی گیت تحریک شونده در حالت پایین 2.43mA می باشد. ظرفیت خروجی این گیت چقدر است؟

۲۱۰ . ۴

۲۱ . ۳

۲۲۰ . ۲

۲۲ . ۱

- ۶۶- برای یک دیود پیوندی PN در حالت بایاس مستقیم $V_D=0.7\text{ Volt}$ و $I_S=10^{-14}\text{ A}$ می باشد. جریان دیود را در دمای اتاق (27°C) چقدر می شود؟

$I_D=14.5\text{mA}$. ۴

$I_D=145\text{mA}$. ۳

$I_D=4.85\text{mA}$. ۲

$I_D=790\text{mA}$. ۱

- ۶۷- وقتی که گیت CMOS ، گیت را تحریک می کند، مدار مبدل فقط برای وقتی مورد نیاز است که خروجی CMOS در سطح قرار دارد.

۱. TTL ، پایین
۲. TTL ، بالا
۳. STTL ، پایین
۴. TTL ، بالا

- ۶۸- تراشه های دیجیتال از نوع گالیوم آرسناید کمترین و آی سی های دیجیتال از نوع CMOS کمترین را در بین سایر خانواده های منطقی دارا می باشند.

۱. اتلاف توان، سرعت
۲. سرعت، اتلاف توان
۳. اتلاف توان، تاخیر انتشار
۴. تاخیر انتشار، اتلاف توان

- ۶۹- وقتی که خروجی به ورودی CMOS وصل شود، مدار واسطی که لازم است شامل یک می باشد.

۱. STTL ، مقاومت پایین بر
۲. STTL ، مقاومت بالابر
۳. TTL ، مقاومت بالابر
۴. TTL ، مقاومت پایین بر

- ۷۰- کدام گزینه اشتباه است؟

۱. منطق TTL از منطق DTL تحول یافته است.
۲. برای افزایش سرعت TTL با استفاده از دیود شاتکی بین بیس و کلکتور، از اشباع ترانزیستورها جلوگیری می شود.
۳. منطق ECL سریعترین خانواده مدار منطقی بعد از گالیوم آرسناید است.
۴. طبقه خروجی توتم پل از یک ترانزیستور بیس مشترک تشکیل شده است.